GK SDK 源码库: XMIPCLinuxV100R005C00SPC030 (kernel/tools/open_source excluded)
This commit is contained in:
+439
@@ -0,0 +1,439 @@
|
||||
/*
|
||||
* Copyright (c) 2019, MediaTek Inc. All rights reserved.
|
||||
*
|
||||
* SPDX-License-Identifier: BSD-3-Clause
|
||||
*/
|
||||
|
||||
#include <assert.h>
|
||||
#include <common/debug.h>
|
||||
#include <drivers/delay_timer.h>
|
||||
#include <gpio/mtgpio.h>
|
||||
#include <gpio/mtgpio_cfg.h>
|
||||
#include <drivers/gpio.h>
|
||||
#include <mcucfg.h>
|
||||
#include <lib/mmio.h>
|
||||
#include <platform_def.h>
|
||||
#include <spm.h>
|
||||
#include <stdbool.h>
|
||||
|
||||
/******************************************************************************
|
||||
*Macro Definition
|
||||
******************************************************************************/
|
||||
#define GPIO_MODE_BITS 4
|
||||
#define MAX_GPIO_MODE_PER_REG 8
|
||||
#define MAX_GPIO_REG_BITS 32
|
||||
#define DIR_BASE (GPIO_BASE + 0x000)
|
||||
#define DOUT_BASE (GPIO_BASE + 0x100)
|
||||
#define DIN_BASE (GPIO_BASE + 0x200)
|
||||
#define MODE_BASE (GPIO_BASE + 0x300)
|
||||
#define SET 0x4
|
||||
#define CLR 0x8
|
||||
#define PULLEN_ADDR_OFFSET 0x060
|
||||
#define PULLSEL_ADDR_OFFSET 0x080
|
||||
|
||||
void mt_set_gpio_dir_chip(uint32_t pin, int dir)
|
||||
{
|
||||
uint32_t pos, bit;
|
||||
|
||||
assert(pin < MAX_GPIO_PIN);
|
||||
assert(dir < GPIO_DIR_MAX);
|
||||
|
||||
pos = pin / MAX_GPIO_REG_BITS;
|
||||
bit = pin % MAX_GPIO_REG_BITS;
|
||||
|
||||
if (dir == GPIO_DIR_IN)
|
||||
mmio_write_32(DIR_BASE + 0x10 * pos + CLR, 1U << bit);
|
||||
else
|
||||
mmio_write_32(DIR_BASE + 0x10 * pos + SET, 1U << bit);
|
||||
}
|
||||
|
||||
int mt_get_gpio_dir_chip(uint32_t pin)
|
||||
{
|
||||
uint32_t pos, bit;
|
||||
uint32_t reg;
|
||||
|
||||
assert(pin < MAX_GPIO_PIN);
|
||||
|
||||
pos = pin / MAX_GPIO_REG_BITS;
|
||||
bit = pin % MAX_GPIO_REG_BITS;
|
||||
|
||||
reg = mmio_read_32(DIR_BASE + 0x10 * pos);
|
||||
return (((reg & (1U << bit)) != 0) ? GPIO_DIR_OUT : GPIO_DIR_IN);
|
||||
}
|
||||
|
||||
void mt_set_gpio_out_chip(uint32_t pin, int output)
|
||||
{
|
||||
uint32_t pos, bit;
|
||||
|
||||
assert(pin < MAX_GPIO_PIN);
|
||||
assert(output < GPIO_OUT_MAX);
|
||||
|
||||
pos = pin / MAX_GPIO_REG_BITS;
|
||||
bit = pin % MAX_GPIO_REG_BITS;
|
||||
|
||||
if (output == GPIO_OUT_ZERO)
|
||||
mmio_write_32(DOUT_BASE + 0x10 * pos + CLR, 1U << bit);
|
||||
else
|
||||
mmio_write_32(DOUT_BASE + 0x10 * pos + SET, 1U << bit);
|
||||
}
|
||||
|
||||
int mt_get_gpio_out_chip(uint32_t pin)
|
||||
{
|
||||
uint32_t pos, bit;
|
||||
uint32_t reg;
|
||||
|
||||
assert(pin < MAX_GPIO_PIN);
|
||||
|
||||
pos = pin / MAX_GPIO_REG_BITS;
|
||||
bit = pin % MAX_GPIO_REG_BITS;
|
||||
|
||||
reg = mmio_read_32(DOUT_BASE + 0x10 * pos);
|
||||
return (((reg & (1U << bit)) != 0) ? 1 : 0);
|
||||
}
|
||||
|
||||
int mt_get_gpio_in_chip(uint32_t pin)
|
||||
{
|
||||
uint32_t pos, bit;
|
||||
uint32_t reg;
|
||||
|
||||
assert(pin < MAX_GPIO_PIN);
|
||||
|
||||
pos = pin / MAX_GPIO_REG_BITS;
|
||||
bit = pin % MAX_GPIO_REG_BITS;
|
||||
|
||||
reg = mmio_read_32(DIN_BASE + 0x10 * pos);
|
||||
return (((reg & (1U << bit)) != 0) ? 1 : 0);
|
||||
}
|
||||
|
||||
void mt_set_gpio_mode_chip(uint32_t pin, int mode)
|
||||
{
|
||||
uint32_t pos, bit;
|
||||
uint32_t data;
|
||||
uint32_t mask;
|
||||
|
||||
assert(pin < MAX_GPIO_PIN);
|
||||
assert(mode < GPIO_MODE_MAX);
|
||||
|
||||
mask = (1U << GPIO_MODE_BITS) - 1;
|
||||
|
||||
mode = mode & mask;
|
||||
pos = pin / MAX_GPIO_MODE_PER_REG;
|
||||
bit = (pin % MAX_GPIO_MODE_PER_REG) * GPIO_MODE_BITS;
|
||||
|
||||
data = mmio_read_32(MODE_BASE + 0x10 * pos);
|
||||
data &= (~(mask << bit));
|
||||
data |= (mode << bit);
|
||||
mmio_write_32(MODE_BASE + 0x10 * pos, data);
|
||||
}
|
||||
|
||||
int mt_get_gpio_mode_chip(uint32_t pin)
|
||||
{
|
||||
uint32_t pos, bit;
|
||||
uint32_t data;
|
||||
uint32_t mask;
|
||||
|
||||
assert(pin < MAX_GPIO_PIN);
|
||||
|
||||
mask = (1U << GPIO_MODE_BITS) - 1;
|
||||
|
||||
pos = pin / MAX_GPIO_MODE_PER_REG;
|
||||
bit = (pin % MAX_GPIO_MODE_PER_REG) * GPIO_MODE_BITS;
|
||||
|
||||
data = mmio_read_32(MODE_BASE + 0x10 * pos);
|
||||
return (data >> bit) & mask;
|
||||
}
|
||||
|
||||
int32_t gpio_get_pull_iocfg(uint32_t pin)
|
||||
{
|
||||
switch (pin) {
|
||||
case 0 ... 10:
|
||||
return IOCFG_5_BASE;
|
||||
case 11 ... 12:
|
||||
return IOCFG_0_BASE;
|
||||
case 13 ... 28:
|
||||
return IOCFG_1_BASE;
|
||||
case 43 ... 49:
|
||||
return IOCFG_2_BASE;
|
||||
case 50 ... 60:
|
||||
return IOCFG_3_BASE;
|
||||
case 61 ... 88:
|
||||
return IOCFG_4_BASE;
|
||||
case 89 ... 90:
|
||||
return IOCFG_5_BASE;
|
||||
case 95 ... 106:
|
||||
return IOCFG_5_BASE;
|
||||
case 107 ... 121:
|
||||
return IOCFG_6_BASE;
|
||||
case 134 ... 160:
|
||||
return IOCFG_0_BASE;
|
||||
case 161 ... 166:
|
||||
return IOCFG_1_BASE;
|
||||
case 167 ... 176:
|
||||
return IOCFG_3_BASE;
|
||||
case 177 ... 179:
|
||||
return IOCFG_5_BASE;
|
||||
default:
|
||||
return -1;
|
||||
}
|
||||
}
|
||||
|
||||
int32_t gpio_get_pupd_iocfg(uint32_t pin)
|
||||
{
|
||||
const int32_t offset = 0x0c0;
|
||||
|
||||
switch (pin) {
|
||||
case 29 ... 34:
|
||||
return IOCFG_1_BASE + offset;
|
||||
case 35 ... 42:
|
||||
return IOCFG_2_BASE + offset;
|
||||
case 91 ... 94:
|
||||
return IOCFG_5_BASE + offset;
|
||||
case 122 ... 133:
|
||||
return IOCFG_7_BASE + offset;
|
||||
default:
|
||||
return -1;
|
||||
}
|
||||
}
|
||||
|
||||
int gpio_get_pupd_offset(uint32_t pin)
|
||||
{
|
||||
switch (pin) {
|
||||
case 29 ... 34:
|
||||
return (pin - 29) * 4 % 32;
|
||||
case 35 ... 42:
|
||||
return (pin - 35) * 4 % 32;
|
||||
case 91 ... 94:
|
||||
return (pin - 91) * 4 % 32;
|
||||
case 122 ... 129:
|
||||
return (pin - 122) * 4 % 32;
|
||||
case 130 ... 133:
|
||||
return (pin - 130) * 4 % 32;
|
||||
default:
|
||||
return -1;
|
||||
}
|
||||
}
|
||||
|
||||
void mt_set_gpio_pull_enable_chip(uint32_t pin, int en)
|
||||
{
|
||||
int pullen_addr = gpio_get_pull_iocfg(pin) + PULLEN_ADDR_OFFSET;
|
||||
int pupd_addr = gpio_get_pupd_iocfg(pin);
|
||||
int pupd_offset = gpio_get_pupd_offset(pin);
|
||||
|
||||
assert(pin < MAX_GPIO_PIN);
|
||||
|
||||
assert(!((PULL_offset[pin].offset == (int8_t)-1) &&
|
||||
(pupd_offset == (int8_t)-1)));
|
||||
|
||||
if (en == GPIO_PULL_DISABLE) {
|
||||
if (PULL_offset[pin].offset == (int8_t)-1)
|
||||
mmio_clrbits_32(pupd_addr, 3U << pupd_offset);
|
||||
else
|
||||
mmio_clrbits_32(pullen_addr,
|
||||
1U << PULL_offset[pin].offset);
|
||||
} else if (en == GPIO_PULL_ENABLE) {
|
||||
if (PULL_offset[pin].offset == (int8_t)-1) {
|
||||
/* For PUPD+R0+R1 Type, mt_set_gpio_pull_enable
|
||||
* does not know
|
||||
* which one between PU and PD shall be enabled.
|
||||
* Use R0 to guarantee at one resistor is set when lk
|
||||
* apply default setting
|
||||
*/
|
||||
mmio_setbits_32(pupd_addr, 1U << pupd_offset);
|
||||
mmio_clrbits_32(pupd_addr, 1U << (pupd_offset + 1));
|
||||
} else {
|
||||
/* For PULLEN + PULLSEL Type */
|
||||
mmio_setbits_32(pullen_addr,
|
||||
1U << PULL_offset[pin].offset);
|
||||
}
|
||||
} else if (en == GPIO_PULL_ENABLE_R0) {
|
||||
assert(!(pupd_offset == (int8_t)-1));
|
||||
mmio_setbits_32(pupd_addr, 1U << pupd_offset);
|
||||
mmio_clrbits_32(pupd_addr, 1U << (pupd_offset + 1));
|
||||
} else if (en == GPIO_PULL_ENABLE_R1) {
|
||||
assert(!(pupd_offset == (int8_t)-1));
|
||||
|
||||
mmio_clrbits_32(pupd_addr, 1U << pupd_offset);
|
||||
mmio_setbits_32(pupd_addr, 1U << (pupd_offset + 1));
|
||||
} else if (en == GPIO_PULL_ENABLE_R0R1) {
|
||||
assert(!(pupd_offset == (int8_t)-1));
|
||||
mmio_setbits_32(pupd_addr, 3U << pupd_offset);
|
||||
}
|
||||
}
|
||||
|
||||
int mt_get_gpio_pull_enable_chip(uint32_t pin)
|
||||
{
|
||||
uint32_t reg;
|
||||
|
||||
int pullen_addr = gpio_get_pull_iocfg(pin) + PULLEN_ADDR_OFFSET;
|
||||
int pupd_addr = gpio_get_pupd_iocfg(pin);
|
||||
int pupd_offset = gpio_get_pupd_offset(pin);
|
||||
|
||||
assert(pin < MAX_GPIO_PIN);
|
||||
|
||||
assert(!((PULL_offset[pin].offset == (int8_t)-1) &&
|
||||
(pupd_offset == (int8_t)-1)));
|
||||
|
||||
if (PULL_offset[pin].offset == (int8_t)-1) {
|
||||
reg = mmio_read_32(pupd_addr);
|
||||
return ((reg & (3U << pupd_offset)) ? 1 : 0);
|
||||
} else if (pupd_offset == (int8_t)-1) {
|
||||
reg = mmio_read_32(pullen_addr);
|
||||
return ((reg & (1U << PULL_offset[pin].offset)) ? 1 : 0);
|
||||
}
|
||||
|
||||
return -ERINVAL;
|
||||
}
|
||||
|
||||
void mt_set_gpio_pull_select_chip(uint32_t pin, int sel)
|
||||
{
|
||||
int pullsel_addr = gpio_get_pull_iocfg(pin) + PULLSEL_ADDR_OFFSET;
|
||||
int pupd_addr = gpio_get_pupd_iocfg(pin);
|
||||
int pupd_offset = gpio_get_pupd_offset(pin);
|
||||
|
||||
assert(pin < MAX_GPIO_PIN);
|
||||
|
||||
assert(!((PULL_offset[pin].offset == (int8_t) -1) &&
|
||||
(pupd_offset == (int8_t)-1)));
|
||||
|
||||
if (sel == GPIO_PULL_NONE) {
|
||||
/* Regard No PULL as PULL disable + pull down */
|
||||
mt_set_gpio_pull_enable_chip(pin, GPIO_PULL_DISABLE);
|
||||
if (PULL_offset[pin].offset == (int8_t)-1)
|
||||
mmio_setbits_32(pupd_addr, 1U << (pupd_offset + 2));
|
||||
else
|
||||
mmio_clrbits_32(pullsel_addr,
|
||||
1U << PULL_offset[pin].offset);
|
||||
} else if (sel == GPIO_PULL_UP) {
|
||||
mt_set_gpio_pull_enable_chip(pin, GPIO_PULL_ENABLE);
|
||||
if (PULL_offset[pin].offset == (int8_t)-1)
|
||||
mmio_clrbits_32(pupd_addr, 1U << (pupd_offset + 2));
|
||||
else
|
||||
mmio_setbits_32(pullsel_addr,
|
||||
1U << PULL_offset[pin].offset);
|
||||
} else if (sel == GPIO_PULL_DOWN) {
|
||||
mt_set_gpio_pull_enable_chip(pin, GPIO_PULL_ENABLE);
|
||||
if (PULL_offset[pin].offset == -1)
|
||||
mmio_setbits_32(pupd_addr, 1U << (pupd_offset + 2));
|
||||
else
|
||||
mmio_clrbits_32(pullsel_addr,
|
||||
1U << PULL_offset[pin].offset);
|
||||
}
|
||||
}
|
||||
|
||||
/* get pull-up or pull-down, regardless of resistor value */
|
||||
int mt_get_gpio_pull_select_chip(uint32_t pin)
|
||||
{
|
||||
uint32_t reg;
|
||||
|
||||
int pullen_addr = gpio_get_pull_iocfg(pin) + PULLEN_ADDR_OFFSET;
|
||||
int pullsel_addr = gpio_get_pull_iocfg(pin) + PULLSEL_ADDR_OFFSET;
|
||||
int pupd_addr = gpio_get_pupd_iocfg(pin);
|
||||
int pupd_offset = gpio_get_pupd_offset(pin);
|
||||
|
||||
assert(pin < MAX_GPIO_PIN);
|
||||
|
||||
assert(!((PULL_offset[pin].offset == (int8_t)-1) &&
|
||||
(pupd_offset == (int8_t)-1)));
|
||||
|
||||
if (PULL_offset[pin].offset == (int8_t)-1) {
|
||||
reg = mmio_read_32(pupd_addr);
|
||||
if (reg & (3U << pupd_offset)) {
|
||||
reg = mmio_read_32(pupd_addr);
|
||||
/* Reg value: 0 for PU, 1 for PD -->
|
||||
* reverse return value */
|
||||
return ((reg & (1U << (pupd_offset + 2))) ?
|
||||
GPIO_PULL_DOWN : GPIO_PULL_UP);
|
||||
} else {
|
||||
return GPIO_PULL_NONE;
|
||||
}
|
||||
} else if (pupd_offset == (int8_t)-1) {
|
||||
reg = mmio_read_32(pullen_addr);
|
||||
if ((reg & (1U << PULL_offset[pin].offset))) {
|
||||
reg = mmio_read_32(pullsel_addr);
|
||||
return ((reg & (1U << PULL_offset[pin].offset)) ?
|
||||
GPIO_PULL_UP : GPIO_PULL_DOWN);
|
||||
} else {
|
||||
return GPIO_PULL_NONE;
|
||||
}
|
||||
}
|
||||
|
||||
return -ERINVAL;
|
||||
}
|
||||
|
||||
void mt_set_gpio_dir(int gpio, int direction)
|
||||
{
|
||||
mt_set_gpio_dir_chip((uint32_t)gpio, direction);
|
||||
}
|
||||
|
||||
int mt_get_gpio_dir(int gpio)
|
||||
{
|
||||
uint32_t pin;
|
||||
|
||||
pin = (uint32_t)gpio;
|
||||
return mt_get_gpio_dir_chip(pin);
|
||||
}
|
||||
|
||||
void mt_set_gpio_pull(int gpio, int pull)
|
||||
{
|
||||
uint32_t pin;
|
||||
|
||||
pin = (uint32_t)gpio;
|
||||
mt_set_gpio_pull_select_chip(pin, pull);
|
||||
}
|
||||
|
||||
int mt_get_gpio_pull(int gpio)
|
||||
{
|
||||
uint32_t pin;
|
||||
|
||||
pin = (uint32_t)gpio;
|
||||
return mt_get_gpio_pull_select_chip(pin);
|
||||
}
|
||||
|
||||
void mt_set_gpio_out(int gpio, int value)
|
||||
{
|
||||
uint32_t pin;
|
||||
|
||||
pin = (uint32_t)gpio;
|
||||
mt_set_gpio_out_chip(pin, value);
|
||||
}
|
||||
|
||||
int mt_get_gpio_out(int gpio)
|
||||
{
|
||||
uint32_t pin;
|
||||
|
||||
pin = (uint32_t)gpio;
|
||||
return mt_get_gpio_out_chip(pin);
|
||||
}
|
||||
|
||||
int mt_get_gpio_in(int gpio)
|
||||
{
|
||||
uint32_t pin;
|
||||
|
||||
pin = (uint32_t)gpio;
|
||||
return mt_get_gpio_in_chip(pin);
|
||||
}
|
||||
|
||||
void mt_set_gpio_mode(int gpio, int mode)
|
||||
{
|
||||
uint32_t pin;
|
||||
|
||||
pin = (uint32_t)gpio;
|
||||
mt_set_gpio_mode_chip(pin, mode);
|
||||
}
|
||||
|
||||
int mt_get_gpio_mode(int gpio)
|
||||
{
|
||||
uint32_t pin;
|
||||
|
||||
pin = (uint32_t)gpio;
|
||||
return mt_get_gpio_mode_chip(pin);
|
||||
}
|
||||
|
||||
const gpio_ops_t mtgpio_ops = {
|
||||
.get_direction = mt_get_gpio_dir,
|
||||
.set_direction = mt_set_gpio_dir,
|
||||
.get_value = mt_get_gpio_in,
|
||||
.set_value = mt_set_gpio_out,
|
||||
.set_pull = mt_set_gpio_pull,
|
||||
.get_pull = mt_get_gpio_pull,
|
||||
};
|
||||
+154
@@ -0,0 +1,154 @@
|
||||
/*
|
||||
* Copyright (c) 2019, MediaTek Inc. All rights reserved.
|
||||
*
|
||||
* SPDX-License-Identifier: BSD-3-Clause
|
||||
*/
|
||||
|
||||
#ifndef MT_GPIO_H
|
||||
#define MT_GPIO_H
|
||||
|
||||
#include <stdint.h>
|
||||
#include <plat/common/common_def.h>
|
||||
|
||||
/* Error Code No. */
|
||||
#define RSUCCESS 0
|
||||
#define ERACCESS 1
|
||||
#define ERINVAL 2
|
||||
#define ERWRAPPER 3
|
||||
#define MAX_GPIO_PIN MT_GPIO_BASE_MAX
|
||||
|
||||
/* Enumeration for GPIO pin */
|
||||
typedef enum GPIO_PIN {
|
||||
GPIO_UNSUPPORTED = -1,
|
||||
|
||||
GPIO0, GPIO1, GPIO2, GPIO3, GPIO4, GPIO5, GPIO6, GPIO7,
|
||||
GPIO8, GPIO9, GPIO10, GPIO11, GPIO12, GPIO13, GPIO14, GPIO15,
|
||||
GPIO16, GPIO17, GPIO18, GPIO19, GPIO20, GPIO21, GPIO22, GPIO23,
|
||||
GPIO24, GPIO25, GPIO26, GPIO27, GPIO28, GPIO29, GPIO30, GPIO31,
|
||||
GPIO32, GPIO33, GPIO34, GPIO35, GPIO36, GPIO37, GPIO38, GPIO39,
|
||||
GPIO40, GPIO41, GPIO42, GPIO43, GPIO44, GPIO45, GPIO46, GPIO47,
|
||||
GPIO48, GPIO49, GPIO50, GPIO51, GPIO52, GPIO53, GPIO54, GPIO55,
|
||||
GPIO56, GPIO57, GPIO58, GPIO59, GPIO60, GPIO61, GPIO62, GPIO63,
|
||||
GPIO64, GPIO65, GPIO66, GPIO67, GPIO68, GPIO69, GPIO70, GPIO71,
|
||||
GPIO72, GPIO73, GPIO74, GPIO75, GPIO76, GPIO77, GPIO78, GPIO79,
|
||||
GPIO80, GPIO81, GPIO82, GPIO83, GPIO84, GPIO85, GPIO86, GPIO87,
|
||||
GPIO88, GPIO89, GPIO90, GPIO91, GPIO92, GPIO93, GPIO94, GPIO95,
|
||||
GPIO96, GPIO97, GPIO98, GPIO99, GPIO100, GPIO101, GPIO102, GPIO103,
|
||||
GPIO104, GPIO105, GPIO106, GPIO107, GPIO108, GPIO109, GPIO110, GPIO111,
|
||||
GPIO112, GPIO113, GPIO114, GPIO115, GPIO116, GPIO117, GPIO118, GPIO119,
|
||||
GPIO120, GPIO121, GPIO122, GPIO123, GPIO124, GPIO125, GPIO126, GPIO127,
|
||||
GPIO128, GPIO129, GPIO130, GPIO131, GPIO132, GPIO133, GPIO134, GPIO135,
|
||||
GPIO136, GPIO137, GPIO138, GPIO139, GPIO140, GPIO141, GPIO142, GPIO143,
|
||||
GPIO144, GPIO145, GPIO146, GPIO147, GPIO148, GPIO149, GPIO150, GPIO151,
|
||||
GPIO152, GPIO153, GPIO154, GPIO155, GPIO156, GPIO157, GPIO158, GPIO159,
|
||||
GPIO160, GPIO161, GPIO162, GPIO163, GPIO164, GPIO165, GPIO166, GPIO167,
|
||||
GPIO168, GPIO169, GPIO170, GPIO171, GPIO172, GPIO173, GPIO174, GPIO175,
|
||||
GPIO176, GPIO177, GPIO178, GPIO179,
|
||||
MT_GPIO_BASE_MAX
|
||||
} GPIO_PIN;
|
||||
|
||||
/* GPIO MODE CONTROL VALUE*/
|
||||
typedef enum {
|
||||
GPIO_MODE_UNSUPPORTED = -1,
|
||||
GPIO_MODE_GPIO = 0,
|
||||
GPIO_MODE_00 = 0,
|
||||
GPIO_MODE_01,
|
||||
GPIO_MODE_02,
|
||||
GPIO_MODE_03,
|
||||
GPIO_MODE_04,
|
||||
GPIO_MODE_05,
|
||||
GPIO_MODE_06,
|
||||
GPIO_MODE_07,
|
||||
|
||||
GPIO_MODE_MAX,
|
||||
GPIO_MODE_DEFAULT = GPIO_MODE_00,
|
||||
} GPIO_MODE;
|
||||
|
||||
/* GPIO DIRECTION */
|
||||
typedef enum {
|
||||
GPIO_DIR_UNSUPPORTED = -1,
|
||||
GPIO_DIR_OUT = 0,
|
||||
GPIO_DIR_IN = 1,
|
||||
GPIO_DIR_MAX,
|
||||
GPIO_DIR_DEFAULT = GPIO_DIR_IN,
|
||||
} GPIO_DIR;
|
||||
|
||||
/* GPIO PULL ENABLE*/
|
||||
typedef enum {
|
||||
GPIO_PULL_EN_UNSUPPORTED = -1,
|
||||
GPIO_PULL_DISABLE = 0,
|
||||
GPIO_PULL_ENABLE = 1,
|
||||
GPIO_PULL_ENABLE_R0 = 2,
|
||||
GPIO_PULL_ENABLE_R1 = 3,
|
||||
GPIO_PULL_ENABLE_R0R1 = 4,
|
||||
|
||||
GPIO_PULL_EN_MAX,
|
||||
GPIO_PULL_EN_DEFAULT = GPIO_PULL_ENABLE,
|
||||
} GPIO_PULL_EN;
|
||||
|
||||
/* GPIO PULL-UP/PULL-DOWN*/
|
||||
typedef enum {
|
||||
GPIO_PULL_UNSUPPORTED = -1,
|
||||
GPIO_PULL_NONE = 0,
|
||||
GPIO_PULL_UP = 1,
|
||||
GPIO_PULL_DOWN = 2,
|
||||
GPIO_PULL_MAX,
|
||||
GPIO_PULL_DEFAULT = GPIO_PULL_DOWN
|
||||
} GPIO_PULL;
|
||||
|
||||
/* GPIO OUTPUT */
|
||||
typedef enum {
|
||||
GPIO_OUT_UNSUPPORTED = -1,
|
||||
GPIO_OUT_ZERO = 0,
|
||||
GPIO_OUT_ONE = 1,
|
||||
|
||||
GPIO_OUT_MAX,
|
||||
GPIO_OUT_DEFAULT = GPIO_OUT_ZERO,
|
||||
GPIO_DATA_OUT_DEFAULT = GPIO_OUT_ZERO, /*compatible with DCT*/
|
||||
} GPIO_OUT;
|
||||
|
||||
/* GPIO INPUT */
|
||||
typedef enum {
|
||||
GPIO_IN_UNSUPPORTED = -1,
|
||||
GPIO_IN_ZERO = 0,
|
||||
GPIO_IN_ONE = 1,
|
||||
|
||||
GPIO_IN_MAX,
|
||||
} GPIO_IN;
|
||||
|
||||
typedef struct {
|
||||
uint32_t val;
|
||||
uint32_t set;
|
||||
uint32_t rst;
|
||||
uint32_t _align1;
|
||||
} VAL_REGS;
|
||||
|
||||
typedef struct {
|
||||
VAL_REGS dir[6]; /*0x0000 ~ 0x005F: 96 bytes */
|
||||
uint8_t rsv00[160]; /*0x0060 ~ 0x00FF: 160 bytes */
|
||||
VAL_REGS dout[6]; /*0x0100 ~ 0x015F: 96 bytes */
|
||||
uint8_t rsv01[160]; /*0x0160 ~ 0x01FF: 160 bytes */
|
||||
VAL_REGS din[6]; /*0x0200 ~ 0x025F: 96 bytes */
|
||||
uint8_t rsv02[160]; /*0x0260 ~ 0x02FF: 160 bytes */
|
||||
VAL_REGS mode[23]; /*0x0300 ~ 0x046F: 368 bytes */
|
||||
} GPIO_REGS;
|
||||
|
||||
/* GPIO Driver interface */
|
||||
/*direction*/
|
||||
void mt_set_gpio_dir(int gpio, int direction);
|
||||
int mt_get_gpio_dir(int gpio);
|
||||
|
||||
/*pull select*/
|
||||
void mt_set_gpio_pull(int gpio, int pull);
|
||||
int mt_get_gpio_pull(int gpio);
|
||||
|
||||
/*input/output*/
|
||||
void mt_set_gpio_out(int gpio, int value);
|
||||
int mt_get_gpio_out(int gpio);
|
||||
int mt_get_gpio_in(int gpio);
|
||||
|
||||
/*mode control*/
|
||||
void mt_set_gpio_mode(int gpio, int mode);
|
||||
int mt_get_gpio_mode(int gpio);
|
||||
|
||||
#endif /* MT_GPIO_H */
|
||||
+208
@@ -0,0 +1,208 @@
|
||||
/*
|
||||
* Copyright (c) 2019, MediaTek Inc. All rights reserved.
|
||||
*
|
||||
* SPDX-License-Identifier: BSD-3-Clause
|
||||
*/
|
||||
|
||||
#ifndef MT_GPIO_CFG_H
|
||||
#define MT_GPIO_CFG_H
|
||||
|
||||
#include <stdint.h>
|
||||
#include <plat/common/common_def.h>
|
||||
|
||||
#define IOCFG_0_BASE 0x11F20000
|
||||
#define IOCFG_1_BASE 0x11E80000
|
||||
#define IOCFG_2_BASE 0x11E70000
|
||||
#define IOCFG_3_BASE 0x11E90000
|
||||
#define IOCFG_4_BASE 0x11D30000
|
||||
#define IOCFG_5_BASE 0x11D20000
|
||||
#define IOCFG_6_BASE 0x11C50000
|
||||
#define IOCFG_7_BASE 0x11F30000
|
||||
|
||||
typedef struct {
|
||||
int8_t offset;
|
||||
} PIN_offset;
|
||||
|
||||
PIN_offset PULL_offset[] = {
|
||||
/* 0 */ {6},
|
||||
/* 1 */ {7},
|
||||
/* 2 */ {8},
|
||||
/* 3 */ {9},
|
||||
/* 4 */ {11},
|
||||
/* 5 */ {12},
|
||||
/* 6 */ {13},
|
||||
/* 7 */ {14},
|
||||
/* 8 */ {0},
|
||||
/* 9 */ {26},
|
||||
/* 10 */ {27},
|
||||
/* 11 */ {10},
|
||||
/* 12 */ {17},
|
||||
/* 13 */ {6},
|
||||
/* 14 */ {7},
|
||||
/* 15 */ {8},
|
||||
/* 16 */ {9},
|
||||
/* 17 */ {10},
|
||||
/* 18 */ {11},
|
||||
/* 19 */ {12},
|
||||
/* 20 */ {13},
|
||||
/* 21 */ {14},
|
||||
/* 22 */ {15},
|
||||
/* 23 */ {16},
|
||||
/* 24 */ {17},
|
||||
/* 25 */ {18},
|
||||
/* 26 */ {19},
|
||||
/* 27 */ {20},
|
||||
/* 28 */ {21},
|
||||
/* 29 */ {-1},
|
||||
/* 30 */ {-1},
|
||||
/* 31 */ {-1},
|
||||
/* 32 */ {-1},
|
||||
/* 33 */ {-1},
|
||||
/* 34 */ {-1},
|
||||
/* 35 */ {-1},
|
||||
/* 36 */ {-1},
|
||||
/* 37 */ {-1},
|
||||
/* 38 */ {-1},
|
||||
/* 39 */ {-1},
|
||||
/* 40 */ {-1},
|
||||
/* 41 */ {-1},
|
||||
/* 42 */ {-1},
|
||||
/* 43 */ {8},
|
||||
/* 44 */ {9},
|
||||
/* 45 */ {10},
|
||||
/* 46 */ {11},
|
||||
/* 47 */ {12},
|
||||
/* 48 */ {13},
|
||||
/* 49 */ {14},
|
||||
/* 50 */ {0},
|
||||
/* 51 */ {1},
|
||||
/* 52 */ {2},
|
||||
/* 53 */ {3},
|
||||
/* 54 */ {4},
|
||||
/* 55 */ {5},
|
||||
/* 56 */ {6},
|
||||
/* 57 */ {7},
|
||||
/* 58 */ {8},
|
||||
/* 59 */ {9},
|
||||
/* 60 */ {10},
|
||||
/* 61 */ {0},
|
||||
/* 62 */ {1},
|
||||
/* 63 */ {2},
|
||||
/* 64 */ {3},
|
||||
/* 65 */ {4},
|
||||
/* 66 */ {5},
|
||||
/* 67 */ {6},
|
||||
/* 68 */ {7},
|
||||
/* 69 */ {8},
|
||||
/* 70 */ {9},
|
||||
/* 71 */ {10},
|
||||
/* 72 */ {11},
|
||||
/* 73 */ {12},
|
||||
/* 74 */ {13},
|
||||
/* 75 */ {14},
|
||||
/* 76 */ {15},
|
||||
/* 77 */ {16},
|
||||
/* 78 */ {17},
|
||||
/* 79 */ {18},
|
||||
/* 80 */ {19},
|
||||
/* 81 */ {20},
|
||||
/* 82 */ {21},
|
||||
/* 83 */ {22},
|
||||
/* 84 */ {23},
|
||||
/* 85 */ {24},
|
||||
/* 86 */ {25},
|
||||
/* 87 */ {26},
|
||||
/* 88 */ {27},
|
||||
/* 89 */ {24},
|
||||
/* 90 */ {1},
|
||||
/* 91 */ {-1},
|
||||
/* 92 */ {-1},
|
||||
/* 93 */ {-1},
|
||||
/* 94 */ {-1},
|
||||
/* 95 */ {15},
|
||||
/* 96 */ {17},
|
||||
/* 97 */ {18},
|
||||
/* 98 */ {19},
|
||||
/* 99 */ {20},
|
||||
/* 100 */ {21},
|
||||
/* 101 */ {22},
|
||||
/* 102 */ {23},
|
||||
/* 103 */ {28},
|
||||
/* 104 */ {29},
|
||||
/* 105 */ {30},
|
||||
/* 106 */ {31},
|
||||
/* 107 */ {0},
|
||||
/* 108 */ {1},
|
||||
/* 109 */ {2},
|
||||
/* 110 */ {3},
|
||||
/* 111 */ {4},
|
||||
/* 112 */ {5},
|
||||
/* 113 */ {6},
|
||||
/* 114 */ {7},
|
||||
/* 115 */ {8},
|
||||
/* 116 */ {9},
|
||||
/* 117 */ {10},
|
||||
/* 118 */ {11},
|
||||
/* 119 */ {12},
|
||||
/* 120 */ {13},
|
||||
/* 121 */ {14},
|
||||
/* 122 */ {-1},
|
||||
/* 123 */ {-1},
|
||||
/* 124 */ {-1},
|
||||
/* 125 */ {-1},
|
||||
/* 126 */ {-1},
|
||||
/* 127 */ {-1},
|
||||
/* 128 */ {-1},
|
||||
/* 129 */ {-1},
|
||||
/* 130 */ {-1},
|
||||
/* 131 */ {-1},
|
||||
/* 132 */ {-1},
|
||||
/* 133 */ {-1},
|
||||
/* 134 */ {0},
|
||||
/* 135 */ {1},
|
||||
/* 136 */ {2},
|
||||
/* 137 */ {3},
|
||||
/* 138 */ {4},
|
||||
/* 139 */ {5},
|
||||
/* 140 */ {6},
|
||||
/* 141 */ {7},
|
||||
/* 142 */ {8},
|
||||
/* 143 */ {9},
|
||||
/* 144 */ {11},
|
||||
/* 145 */ {12},
|
||||
/* 146 */ {13},
|
||||
/* 147 */ {14},
|
||||
/* 148 */ {15},
|
||||
/* 149 */ {16},
|
||||
/* 150 */ {18},
|
||||
/* 151 */ {19},
|
||||
/* 152 */ {20},
|
||||
/* 153 */ {21},
|
||||
/* 154 */ {22},
|
||||
/* 155 */ {23},
|
||||
/* 156 */ {24},
|
||||
/* 157 */ {25},
|
||||
/* 158 */ {26},
|
||||
/* 159 */ {27},
|
||||
/* 160 */ {28},
|
||||
/* 161 */ {0},
|
||||
/* 162 */ {1},
|
||||
/* 163 */ {2},
|
||||
/* 164 */ {3},
|
||||
/* 165 */ {4},
|
||||
/* 166 */ {5},
|
||||
/* 167 */ {11},
|
||||
/* 168 */ {12},
|
||||
/* 169 */ {13},
|
||||
/* 170 */ {14},
|
||||
/* 171 */ {15},
|
||||
/* 172 */ {16},
|
||||
/* 173 */ {17},
|
||||
/* 174 */ {18},
|
||||
/* 175 */ {19},
|
||||
/* 176 */ {20},
|
||||
/* 177 */ {10},
|
||||
/* 178 */ {16},
|
||||
/* 179 */ {25}
|
||||
};
|
||||
#endif /* MT_GPIO_CFG_H */
|
||||
Reference in New Issue
Block a user