GK SDK 源码库: XMIPCLinuxV100R005C00SPC030 (kernel/tools/open_source excluded)
This commit is contained in:
@@ -0,0 +1,59 @@
|
||||
/*
|
||||
* Copyright 2021-2022 NXP
|
||||
*
|
||||
* SPDX-License-Identifier: BSD-3-Clause
|
||||
*
|
||||
*/
|
||||
|
||||
#include <common/debug.h>
|
||||
|
||||
#include "errata_list.h"
|
||||
|
||||
void soc_errata(void)
|
||||
{
|
||||
#ifdef ERRATA_SOC_A050426
|
||||
INFO("SoC workaround for Errata A050426 was applied\n");
|
||||
erratum_a050426();
|
||||
#endif
|
||||
#ifdef ERRATA_SOC_A008850
|
||||
INFO("SoC workaround for Errata A008850 Early-Phase was applied\n");
|
||||
erratum_a008850_early();
|
||||
#endif
|
||||
#if ERRATA_SOC_A009660
|
||||
INFO("SoC workaround for Errata A009660 was applied\n");
|
||||
erratum_a009660();
|
||||
#endif
|
||||
#if ERRATA_SOC_A010539
|
||||
INFO("SoC workaround for Errata A010539 was applied\n");
|
||||
erratum_a010539();
|
||||
#endif
|
||||
|
||||
/*
|
||||
* The following DDR Erratas workaround are implemented in DDR driver,
|
||||
* but print information here.
|
||||
*/
|
||||
#if ERRATA_DDR_A011396
|
||||
INFO("SoC workaround for DDR Errata A011396 was applied\n");
|
||||
#endif
|
||||
#if ERRATA_DDR_A050450
|
||||
INFO("SoC workaround for DDR Errata A050450 was applied\n");
|
||||
#endif
|
||||
#if ERRATA_DDR_A050958
|
||||
INFO("SoC workaround for DDR Errata A050958 was applied\n");
|
||||
#endif
|
||||
#if ERRATA_DDR_A008511
|
||||
INFO("SoC workaround for DDR Errata A008511 was applied\n");
|
||||
#endif
|
||||
#if ERRATA_DDR_A009803
|
||||
INFO("SoC workaround for DDR Errata A009803 was applied\n");
|
||||
#endif
|
||||
#if ERRATA_DDR_A009942
|
||||
INFO("SoC workaround for DDR Errata A009942 was applied\n");
|
||||
#endif
|
||||
#if ERRATA_DDR_A010165
|
||||
INFO("SoC workaround for DDR Errata A010165 was applied\n");
|
||||
#endif
|
||||
#if ERRATA_DDR_A009663
|
||||
INFO("SoC workaround for DDR Errata A009663 was applied\n");
|
||||
#endif
|
||||
}
|
||||
@@ -0,0 +1,15 @@
|
||||
/*
|
||||
* Copyright 2020-2021 NXP
|
||||
*
|
||||
* SPDX-License-Identifier: BSD-3-Clause
|
||||
*
|
||||
*/
|
||||
|
||||
#ifndef ERRATA_H
|
||||
#define ERRATA_H
|
||||
|
||||
#include "errata_list.h"
|
||||
|
||||
void soc_errata(void);
|
||||
|
||||
#endif /* ERRATA_H */
|
||||
@@ -0,0 +1,26 @@
|
||||
#
|
||||
# Copyright 2021-2022 NXP
|
||||
#
|
||||
# SPDX-License-Identifier: BSD-3-Clause
|
||||
#
|
||||
# Platform Errata Build flags.
|
||||
# These should be enabled by the platform if the erratum workaround needs to be
|
||||
# applied.
|
||||
|
||||
ERRATA := \
|
||||
ERRATA_SOC_A050426 \
|
||||
ERRATA_SOC_A008850 \
|
||||
ERRATA_SOC_A009660 \
|
||||
ERRATA_SOC_A010539
|
||||
|
||||
define enable_errata
|
||||
$(1) ?= 0
|
||||
ifeq ($$($(1)),1)
|
||||
$$(eval $$(call add_define,$(1)))
|
||||
BL2_SOURCES += $(PLAT_COMMON_PATH)/soc_errata/errata_a$(shell echo $(1)|awk -F '_A' '{print $$NF}').c
|
||||
endif
|
||||
endef
|
||||
|
||||
$(foreach e,$(ERRATA),$(eval $(call enable_errata,$(strip $(e)))))
|
||||
|
||||
BL2_SOURCES += $(PLAT_COMMON_PATH)/soc_errata/errata.c
|
||||
+42
@@ -0,0 +1,42 @@
|
||||
/*
|
||||
* Copyright 2021 NXP
|
||||
*
|
||||
* SPDX-License-Identifier: BSD-3-Clause
|
||||
*
|
||||
*/
|
||||
#include <cci.h>
|
||||
#include <common/debug.h>
|
||||
#include <ls_interconnect.h>
|
||||
#include <mmio.h>
|
||||
|
||||
#include <platform_def.h>
|
||||
|
||||
void erratum_a008850_early(void)
|
||||
{
|
||||
/* part 1 of 2 */
|
||||
uintptr_t cci_base = NXP_CCI_ADDR;
|
||||
uint32_t val = mmio_read_32(cci_base + CTRL_OVERRIDE_REG);
|
||||
|
||||
/* enabling forced barrier termination on CCI400 */
|
||||
mmio_write_32(cci_base + CTRL_OVERRIDE_REG,
|
||||
(val | CCI_TERMINATE_BARRIER_TX));
|
||||
|
||||
}
|
||||
|
||||
void erratum_a008850_post(void)
|
||||
{
|
||||
/* part 2 of 2 */
|
||||
uintptr_t cci_base = NXP_CCI_ADDR;
|
||||
uint32_t val = mmio_read_32(cci_base + CTRL_OVERRIDE_REG);
|
||||
|
||||
/* Clear the BARRIER_TX bit */
|
||||
val = val & ~(CCI_TERMINATE_BARRIER_TX);
|
||||
|
||||
/*
|
||||
* Disable barrier termination on CCI400, allowing
|
||||
* barriers to propagate across CCI
|
||||
*/
|
||||
mmio_write_32(cci_base + CTRL_OVERRIDE_REG, val);
|
||||
|
||||
INFO("SoC workaround for Errata A008850 Post-Phase was applied\n");
|
||||
}
|
||||
+14
@@ -0,0 +1,14 @@
|
||||
/*
|
||||
* Copyright 2022 NXP
|
||||
*
|
||||
* SPDX-License-Identifier: BSD-3-Clause
|
||||
*
|
||||
*/
|
||||
|
||||
#include <mmio.h>
|
||||
#include <soc_default_base_addr.h>
|
||||
|
||||
void erratum_a009660(void)
|
||||
{
|
||||
mmio_write_32(NXP_SCFG_ADDR + 0x20c, 0x63b20042);
|
||||
}
|
||||
+26
@@ -0,0 +1,26 @@
|
||||
/*
|
||||
* Copyright 2022 NXP
|
||||
*
|
||||
* SPDX-License-Identifier: BSD-3-Clause
|
||||
*
|
||||
*/
|
||||
|
||||
#include <mmio.h>
|
||||
|
||||
#include <plat_common.h>
|
||||
|
||||
void erratum_a010539(void)
|
||||
{
|
||||
if (get_boot_dev() == BOOT_DEVICE_QSPI) {
|
||||
unsigned int *porsr1 = (void *)(NXP_DCFG_ADDR +
|
||||
DCFG_PORSR1_OFFSET);
|
||||
uint32_t val;
|
||||
|
||||
val = (gur_in32(porsr1) & ~PORSR1_RCW_MASK);
|
||||
mmio_write_32((uint32_t)(NXP_DCSR_DCFG_ADDR +
|
||||
DCFG_DCSR_PORCR1_OFFSET), htobe32(val));
|
||||
/* Erratum need to set '1' to all bits for reserved SCFG register 0x1a8 */
|
||||
mmio_write_32((uint32_t)(NXP_SCFG_ADDR + 0x1a8),
|
||||
htobe32(0xffffffff));
|
||||
}
|
||||
}
|
||||
+201
@@ -0,0 +1,201 @@
|
||||
/*
|
||||
* Copyright 2021-2022 NXP
|
||||
*
|
||||
* SPDX-License-Identifier: BSD-3-Clause
|
||||
*
|
||||
*/
|
||||
|
||||
#include <common/debug.h>
|
||||
#include <mmio.h>
|
||||
|
||||
void erratum_a050426(void)
|
||||
{
|
||||
uint32_t i, val3, val4;
|
||||
|
||||
/*
|
||||
* Part of this Errata is implemented in RCW and SCRATCHRW5
|
||||
* register is updated to hold Errata number.
|
||||
* Validate whether RCW has already included required changes
|
||||
*/
|
||||
if (mmio_read_32(0x01e00210) != 0x00050426) {
|
||||
ERROR("%s: Invalid RCW : ERR050426 not implemented\n", __func__);
|
||||
}
|
||||
|
||||
/* Enable BIST to access Internal memory locations */
|
||||
val3 = mmio_read_32(0x700117E60);
|
||||
mmio_write_32(0x700117E60, (val3 | 0x80000001));
|
||||
val4 = mmio_read_32(0x700117E90);
|
||||
mmio_write_32(0x700117E90, (val4 & 0xFFDFFFFF));
|
||||
|
||||
/* wriop Internal Memory.*/
|
||||
for (i = 0U; i < 4U; i++) {
|
||||
mmio_write_32(0x706312000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706312400 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706312800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706314000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706314400 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706314800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706314c00 + (i * 4), 0x55555555);
|
||||
}
|
||||
for (i = 0U; i < 3U; i++) {
|
||||
mmio_write_32(0x706316000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706320000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706320400 + (i * 4), 0x55555555);
|
||||
}
|
||||
for (i = 0U; i < 2U; i++) {
|
||||
mmio_write_32(0x70640a000 + (i * 4), 0x55555555);
|
||||
}
|
||||
for (i = 0U; i < 3U; i++) {
|
||||
mmio_write_32(0x706518000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706519000 + (i * 4), 0x55555555);
|
||||
}
|
||||
for (i = 0U; i < 4U; i++) {
|
||||
mmio_write_32(0x706522000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706522800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706523000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706523800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706524000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706524800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706608000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706608800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706609000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706609800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70660a000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70660a800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70660b000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70660b800 + (i * 4), 0x55555555);
|
||||
}
|
||||
for (i = 0U; i < 3U; i++) {
|
||||
mmio_write_32(0x70660c000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70660c800 + (i * 4), 0x55555555);
|
||||
}
|
||||
for (i = 0U; i < 2U; i++) {
|
||||
mmio_write_32(0x706718000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706718800 + (i * 4), 0x55555555);
|
||||
}
|
||||
mmio_write_32(0x706b0a000, 0x55555555);
|
||||
|
||||
for (i = 0U; i < 4U; i++) {
|
||||
mmio_write_32(0x706b0e000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706b0e800 + (i * 4), 0x55555555);
|
||||
}
|
||||
for (i = 0U; i < 2U; i++) {
|
||||
mmio_write_32(0x706b10000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706b10400 + (i * 4), 0x55555555);
|
||||
}
|
||||
for (i = 0U; i < 4U; i++) {
|
||||
mmio_write_32(0x706b14000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706b14800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706b15000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706b15800 + (i * 4), 0x55555555);
|
||||
}
|
||||
mmio_write_32(0x706e12000, 0x55555555);
|
||||
|
||||
for (i = 0U; i < 4U; i++) {
|
||||
mmio_write_32(0x706e14000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706e14800 + (i * 4), 0x55555555);
|
||||
}
|
||||
for (i = 0U; i < 2U; i++) {
|
||||
mmio_write_32(0x706e16000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706e16400 + (i * 4), 0x55555555);
|
||||
}
|
||||
for (i = 0U; i < 3U; i++) {
|
||||
mmio_write_32(0x706e1a000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706e1a800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706e1b000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706e1b800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706e1c000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706e1c800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706e1e000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706e1e800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706e1f000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706e1f800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706e20000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x706e20800 + (i * 4), 0x55555555);
|
||||
}
|
||||
for (i = 0U; i < 4U; i++) {
|
||||
mmio_write_32(0x707108000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x707109000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70710a000 + (i * 4), 0x55555555);
|
||||
}
|
||||
for (i = 0U; i < 2U; i++) {
|
||||
mmio_write_32(0x70711c000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70711c800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70711d000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70711d800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70711e000 + (i * 4), 0x55555555);
|
||||
}
|
||||
for (i = 0U; i < 4U; i++) {
|
||||
mmio_write_32(0x707120000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x707121000 + (i * 4), 0x55555555);
|
||||
}
|
||||
for (i = 0U; i < 3U; i++) {
|
||||
mmio_write_32(0x707122000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70725a000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70725b000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70725c000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70725e000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70725e400 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70725e800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70725ec00 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70725f000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70725f400 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x707340000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x707346000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x707484000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70748a000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70748b000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70748c000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70748d000 + (i * 4), 0x55555555);
|
||||
}
|
||||
|
||||
/* EDMA Internal Memory.*/
|
||||
for (i = 0U; i < 5U; i++) {
|
||||
mmio_write_32(0x70a208000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70a208800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70a209000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70a209800 + (i * 4), 0x55555555);
|
||||
}
|
||||
|
||||
/* QDMA Internal Memory.*/
|
||||
for (i = 0U; i < 5U; i++) {
|
||||
mmio_write_32(0x70b008000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b00c000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b010000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b014000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b018000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b018400 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b01a000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b01a400 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b01c000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b01d000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b01e000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b01e800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b01f000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b01f800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b020000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b020400 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b020800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b020c00 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b022000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b022400 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b024000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b024800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b025000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b025800 + (i * 4), 0x55555555);
|
||||
}
|
||||
for (i = 0U; i < 4U; i++) {
|
||||
mmio_write_32(0x70b026000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b026200 + (i * 4), 0x55555555);
|
||||
}
|
||||
for (i = 0U; i < 5U; i++) {
|
||||
mmio_write_32(0x70b028000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b028800 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b029000 + (i * 4), 0x55555555);
|
||||
mmio_write_32(0x70b029800 + (i * 4), 0x55555555);
|
||||
}
|
||||
|
||||
/* Disable BIST */
|
||||
mmio_write_32(0x700117E60, val3);
|
||||
mmio_write_32(0x700117E90, val4);
|
||||
}
|
||||
+28
@@ -0,0 +1,28 @@
|
||||
/*
|
||||
* Copyright 2021-2022 NXP
|
||||
*
|
||||
* SPDX-License-Identifier: BSD-3-Clause
|
||||
*
|
||||
*/
|
||||
|
||||
#ifndef ERRATA_LIST_H
|
||||
#define ERRATA_LIST_H
|
||||
|
||||
#ifdef ERRATA_SOC_A050426
|
||||
void erratum_a050426(void);
|
||||
#endif
|
||||
|
||||
#ifdef ERRATA_SOC_A008850
|
||||
void erratum_a008850_early(void);
|
||||
void erratum_a008850_post(void);
|
||||
#endif
|
||||
|
||||
#ifdef ERRATA_SOC_A009660
|
||||
void erratum_a009660(void);
|
||||
#endif
|
||||
|
||||
#ifdef ERRATA_SOC_A010539
|
||||
void erratum_a010539(void);
|
||||
#endif
|
||||
|
||||
#endif /* ERRATA_LIST_H */
|
||||
Reference in New Issue
Block a user